Pedoman Pengendalian Impedansi Pabrik PCB

Tujuan pengendalian impedansi

Untuk menentukan persyaratan kontrol impedansi, untuk menstandarisasi metode perhitungan impedansi, untuk merumuskan pedoman desain tes impedansi COUPON,dan untuk memastikan bahwa produk dapat memenuhi kebutuhan produksi dan persyaratan pelanggan.

Definisi kontrol impedansi

Definisi impedansi

Pada frekuensi tertentu, jalur transmisi sinyal perangkat elektronik, relatif terhadap lapisan referensi,sinyal frekuensi tinggi atau gelombang elektromagnetik dalam proses penyebaran resistensi disebut impedansi karakteristik, itu adalah jumlah vektor impedansi listrik, resistensi induktif, resistensi kapasitif.......

Klasifikasi impedansi

Saat ini impedansi umum kami dibagi menjadi: impedansi ujung tunggal (garis), impedansi diferensial (dinamis), impedansi umum

Impedansi dari tiga kasus ini

• Impedansi ujung tunggal (line): Impedansi ujung tunggal bahasa Inggris, mengacu pada impedansi yang diukur oleh satu jalur sinyal.
• Impedansi diferensial (dinamis): Impedansi diferensial bahasa Inggris, mengacu pada drive diferensial dalam dua jalur transmisi dengan lebar yang sama, jarak yang sama yang diuji terhadap impedansi.
• Coplanar impedansi: Inggris coplanar impedansi, refers to the signal line in its surrounding GND / VCC (signal line to its two sides of GND / VCC The impedance tested when the transmission between the GND/VCC (equal distance between the signal line to its two sides GND/VCC).

Persyaratan kontrol impedansi ditentukan oleh kondisi berikut:

Ketika sinyal ditransmisikan dalam konduktor PCB, jika panjang kawat mendekati 1/7 dari panjang gelombang sinyal, maka kawat menjadi sinyal

Produksi PCB, sesuai dengan kebutuhan pelanggan untuk memutuskan apakah akan mengontrol impedansi

Jika pelanggan membutuhkan lebar jalur untuk melakukan kontrol impedansi, produksi perlu mengontrol impedansi lebar jalur.

Tiga elemen pencocokan impedansi:

Impedansi output (bagian aktif asli), impedansi karakteristik (garis sinyal), dan impedansi input (bagian pasif)

(PCB board) pencocokan impedansi

Ketika sinyal ditransmisikan pada PCB, impedansi karakteristik papan PCB harus sesuai dengan impedansi elektronik komponen kepala dan ekor.Setelah nilai impedansi di luar toleransi, energi sinyal yang dikirimkan akan dipantulkan, tersebar, meredup atau tertunda, menghasilkan sinyal yang tidak lengkap dan distorsi sinyal.

Er: permittivitas dielektrik, berbanding terbalik dengan nilai impedansi, konstanta dielektrik menurut perhitungan "tabel konstanta dielektrik lembaran" yang baru disediakan.

H1, H2, H3, dll.: lapisan garis dan lapisan pengasas antara ketebalan media, dan nilai impedansi proporsional.

W1: lebar jalur impedansi; W2: lebar jalur impedansi, dan impedansi berproporsi terbalik.

A: ketika tembaga bagian dalam untuk HOZ, W1 = W2 + 0,3mil; tembaga bagian dalam untuk 1OZ, W1 = W2 + 0,5mil; ketika tembaga bagian dalam untuk 2OZ W1 = W2 + 1,2mil.

B: Ketika tembaga dasar luar HOZ, W1 = W2 + 0,8mil; ketika tembaga dasar luar 1OZ, W1 = W2 + 1,2mil; ketika tembaga dasar luar adalah 2OZ, W1 = W2 + 1,6mil.

C: W1 adalah lebar garis impedansi asli. T: ketebalan tembaga, berbanding terbalik dengan nilai impedansi.

A: Lapisan dalam adalah ketebalan tembaga substrat, HOZ dihitung dengan 15μm; 1OZ dihitung dengan 30μm; 2OZ dihitung dengan 65μm.

B: Lapisan luar adalah ketebalan foil tembaga + ketebalan plating tembaga, tergantung pada spesifikasi tembaga lubang, ketika tembaga bagian bawah adalah HOZ, tembaga lubang (rata-rata 20μm, minimal 18μm ),tembaga meja yang dihitung dengan 45μm; tembaga lubang (rata-rata 25μm, minimal 20μm), tembaga meja dihitung dengan 50μm; tembaga lubang titik tunggal minimal 25μm, tembaga meja dihitung dengan 55μm.

C: Ketika tembaga dasar adalah 1OZ, tembaga lubang (rata-rata 20μm, minimal 18μm), tembaga meja dihitung dengan 55μm; tembaga lubang (rata-rata 25μm, minimal 20μm), tembaga meja dihitung dengan 60μm;lubang tembaga titik tunggal minimal 25μm, tembaga meja dihitung dengan 65μm.

S: jarak antara garis berdekatan dan garis, proporsional dengan nilai impedansi (impedansi diferensial).

• C1: ketebalan resistensi solder substrat, berproporsi terbalik dengan nilai impedansi;
• C2: ketebalan resistance solder permukaan jalur, berproporsi terbalik dengan nilai impedansi;
• C3: ketebalan interline, berbanding terbalik dengan nilai impedansi;
• CEr: perekat menahan konstanta dielektrik, dan nilai impedansi berproporsi terbalik dengan.

A: dicetak sekali tinta tahan solder, nilai C1 30μm, nilai C2 12μm, nilai C3 30μm.

B: dicetak dua kali tinta tahan solder, nilai C1 60μm, nilai C2 25μm, nilai C3 60μm.

C: CEr: dihitung berdasarkan 3.4.

Lingkup aplikasi:Perhitungan impedansi diferensial sebelum pengelasan resistensi eksternal

Deskripsi parameter.

H1:Kebalinan dielektrik antara lapisan luar dan VCC/GND

W2:Lebar permukaan garis impedansi

W1:Lebar bagian bawah jalur impedansi

S1:Lapisan garis impedansi diferensial

Er1:konstan dielektrik lapisan dielektrik

T1:Kebalan tembaga garis, termasuk ketebalan tembaga substrat + ketebalan tembaga plating

Lingkup aplikasi:Perhitungan impedansi diferensial setelah pengelasan resistensi eksternal

Deskripsi parameter.

H1:Kelenjangan dielektrik antara lapisan luar dan VCC/GND

W2:Lebar permukaan garis impedansi

W1:Lebar bagian bawah jalur impedansi

S1:Lapisan garis impedansi diferensial

Er1:konstan dielektrik lapisan dielektrik

T1:Kebalan tembaga garis, termasuk ketebalan tembaga substrat + ketebalan tembaga plating

CEr:Konstanta dielektrik impedansi

C1:Kebalan tahan substrat

C2:Lapisan permukaan tahan ketebalan

C3:Kelenjar impedansi diferensial

Desain tes impedansi COUPON

COUPON tambahkan lokasi

Uji impedansi COUPON umumnya ditempatkan di tengah PNL, tidak diizinkan ditempatkan di tepi papan PNL, kecuali dalam kasus khusus (seperti 1PNL = 1PCS).

Pertimbangan desain COUPON

Untuk memastikan keakuratan data tes impedansi, desain COUPON harus sepenuhnya mensimulasikan bentuk jalur di dalam papan, jika jalur impedansi di sekitar papan dilindungi oleh tembaga,COUPON harus dirancang untuk menggantikan garis perlindungan; jika garis resistensi papan adalah keselarasan "ular", COUPON juga perlu dirancang sebagai keselarasan "ular".maka COUPON juga harus dirancang sebagai "ular" keselarasan.

Tes impedansi spesifikasi desain COUPON

Impedansi ujung tunggal (garis):

Test COUPON parameter utama:

• A: diameter lubang uji 1.20MM (2X/COUPON), ini adalah ukuran probe penguji
• B: lubang penentuan posisi uji: disatukan oleh produksi ₹2.0MM (3X/COUPON), posisi papan gong dengan; C: dua lubang uji jarak 3,58MM

Impedansi diferensial (dinamis)

Parameter utama COUPON pengujian: A: diameter lubang uji 1.20MM (4X/COUPON), dua dari mereka untuk lubang sinyal, dua lainnya untuk lubang pengantar adalah ukuran probe pengujian; B:lubang penentuan posisi uji: disatukan sesuai dengan produksi 2.0MM (3X/COUPON), posisi papan gong dengan; C: dua spasi lubang sinyal: 5.08MM, dua spasi lubang pengantar untuk: 10.16MM.

Desain KUPON catatan

• Jarak antara garis perlindungan dan garis impedansi harus lebih besar dari lebar garis impedansi.
• Panjang garis impedansi umumnya dirancang dalam kisaran 6-12INCH.
• Lapisan GND atau POWER terdekat dari lapisan sinyal yang berdekatan adalah lapisan referensi tanah untuk pengukuran impedansi.
• Garis perlindungan dari jalur sinyal yang ditambahkan antara dua lapisan GND dan POWER tidak boleh menutupi garis sinyal dari lapisan mana pun antara lapisan GND dan POWER.
• Dua lubang sinyal mengarah ke garis impedansi diferensial, dan dua lubang tanah harus di darat pada saat yang sama di lapisan referensi.
• Untuk memastikan keseragaman plating tembaga, perlu menambahkan PAD atau kulit tembaga yang menyerap daya di posisi papan kosong luar.

Impedansi koplanar diferensial

Parameter utama COUPON uji: impedansi diferensial yang sama

Jenis impedansi diferensial coplanar:

• Lapisan referensi dan garis impedansi pada tingkat yang sama, yaitu, garis impedansi dikelilingi oleh GND / VCC sekitarnya, GND / VCC sekitarnya adalah tingkat referensi.Mode perhitungan perangkat lunak POLAR, lihat 4.5.3.8; 4.5.3.9; 4.5.3.12.
• Lapisan referensi adalah GND / VCC pada tingkat yang sama dan lapisan GND / VCC yang berdekatan dengan lapisan sinyal. (Garis impedansi dikelilingi oleh GND / VCC di sekitarnya,dan GND/VCC di sekitarnya adalah lapisan referensi).